H

HaDes-V

@tscheipel

HaDes-V is an Open Educational Resource for learning microcontroller design. It guides you through creating a pipelined 32-bit RISC-V processor using SystemVerilog and FPGA tools. Developed by TU Graz's EAS Group, this resource combines hands-on exercises in hardware/software co-design with practical implementation on the Basys3 FPGA board.

Pakket
Maintainer in de EU MIT Commit 8 maanden geleden ★ 191

Pijlers en weging

Soevereiniteit 30% 58
Onderhoud 25% 70
Beveiliging 20% geen gegevens
Adoptie 15% 43
Open standaarden 10% geen gegevens

Waarom deze score

  • Beheerder gevestigd in de EU (zelf opgegeven: Graz, Austria)
  • MIT (permissief)
  • Laatste commit 239 dagen geleden
  • 191 sterren, 107 forks
  • Geen OpenSSF Scorecard (aangenomen 35/100)

Feiten

Licentie
MIT (Permissief)
Taal
SystemVerilog
GitHub-sterren
191
Laatste commit
2026-02-02 (8 maanden geleden)
Laatste release
Onbekend
OpenSSF Scorecard
Nog niet gemeten
Zelf hosten
Niet vastgesteld
Maintainer-locatie
EU
Bron
github-search
Van Atlas Corporation

Wil je HaDes-V inzetten? Wij installeren, hosten en ondersteunen het in NL.

Atlas Corporation is een IT-bedrijf uit Tilburg. In een gratis intake kijken we samen of HaDes-V bij je werkwijze past en wat installatie en beheer vragen. Past het niet, dan zeggen we dat ook.

Het adviesgesprek is gratis: 15 minuten, online of op kantoor in Tilburg. Liever eerst een gratis quick-scan? Dan kijken we kort welke open-source tools passen bij hoe je werkt. Je zit nergens aan vast.